Cypress Semiconductor FX2LP Technické informace Strana 409

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 460
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 408
Chapter 15. Registers Page 15-89
Bits 5-3 TERMA[2:0] Flow State Logic-Function Arguments
Bits 2-0 TERMB[2:0]
0 = RDY[0]
1 = RDY[1]
2 = RDY[2]
3 = RDY[3]
4 = RDY[4]
5 = RDY[5] or TC-Expiration (depending on GPIF_READYCFG.5)
6 = FIFO Flag (PF, EF, or FF depending on GPIF_EPxFLAGSEL)
7 = 8051 RDY (GPIF_READYCFG.7)
FLOWEQ0CTL defines the state of the CTL5:0 pins when the output of the flow logic equals 0;
FLOWEQ1CTL defines the state when the logic output equals 1. During a flow state, the CTL
opcode in the waveform descriptor is completely ignored and the behavior of the CTL[5:0] pins are
defined by these two registers instead.
CTLOEx Bit: If TRICTL = 1, CTL5:4 are unused and CTLOE3:0 specifies whether the corre-
sponding CTL3:0 output signals are tristated.
1 = Drive CTLx
0 = Tristate CTLx
FLOWEQ0CTL E6C8
b7 b6 b5 b4 b3 b2 b1 b0
CTLOE3 CTLOE2 CTLOE1/
CTL5
CTLOE0/
CTL4
CTL3 CTL2 CTL1 CTL0
0 0 0 0 0 0 0 0
RW RW RW RW RW RW RW RW
FLOWEQ1CTL E6C9
b7 b6 b5 b4 b3 b2 b1 b0
CTLOE3 CTLOE2 CTLOE1/
CTL5
CTLOE0/
CTL4
CTL3 CTL2 CTL1 CTL0
0 0 0 0 0 0 0 0
RW RW RW RW RW RW RW RW
Zobrazit stránku 408
1 2 ... 404 405 406 407 408 409 410 411 412 413 414 ... 459 460

Komentáře k této Příručce

Žádné komentáře