Cypress Semiconductor CY7C68016A Uživatelská příručka stáhnout pdf (Strana 51)

CY7C68013A, CY7C68014A

CY7C68015A, CY7C68016A

Document Number: 38-08032 Rev. *X Page 51 of 71

9.13 Slave FIFO Output Enable

Figure 9-14. Slave FIFO Output Enable Timing Diagram

[24]

9.14 Slave FIFO Address to Flags/Data

Figure 9-15. Slave FIFO Address to Flags/Data Timing Diagram

[24]

9.15 Slave FIFO Synchronous Address

Figure 9-16. Slave FIFO Synchronous Address Timing Diagram

[24]

Table 28. Slave FIFO Output Enable Parameters

Parameter Description Min Max Unit

OEon

SLOE assert to FIFO DATA output 10.5 ns

OEoff

SLOE deassert to FIFO DATA hold 10.5 ns

SLOE

DATA

OEon

OEoff

Table 29. Slave FIFO Address to Flags/Data Parameters

Parameter Description Min Max Unit

XFLG

FIFOADR[1:0] to FLAGS output propagation delay – 10.7 ns

XFD

FIFOADR[1:0] to FIFODATA output propagation delay – 14.3 ns

FIFOADR [1.0]

DATA

XFLG

XFD

FLAGS

NN+1

IFCLK

SLCS/FIFOADR [1:0]

SFA

FAH

Table 30. Slave FIFO Synchronous Address Parameters

[25]

Parameter Description Min Max Unit

IFCLK

Interface clock period 20.83 200 ns

SFA

FIFOADR[1:0] to clock setup time 25 – ns

FAH

Clock to FIFOADR[1:0] hold time 10 – ns

1 2 ... 46 47 48 49 50 51 52 53 54 55 56 ... 71 72

Komentáře k této Příručce

Žádné komentáře

Cypress Semiconductor CY7C68016A Uživatelská příručka Strana 51

Komentáře k této Příručce

Související produkty a manuály pro ne Cypress Semiconductor CY7C68016A